

Soutenance de stage

Augustin LUCAS

Encadré par Guillaume DIDIER, Angeliki KRITIKAKOU
Équipe TARAN, Laboratoire IRISA

- Contexte
 - Hiérarchie de cache
 - Attaques par canal auxiliaire sur le cache
- Mise en application : analyse d'un système à deux *sockets*
 - Mise en oeuvre
 - Topologie *miss*
 - Topologie *hit* exclusif

Hiérarchie de cache





Figure – Topologie d'un processeur *Intel Xeon* jusqu'à *Broadwell* (inclus)

Hiérarchie de cache



Définition (Cohérence de cache)

Faire en sorte que tous les coeurs soient d'accord sur une séquence de valeurs prises par une ligne de cache.

Définition (Cohérence de cache)

Faire en sorte que tous les coeurs soient d'accord sur une séquence de valeurs prises par une ligne de cache.

On définit les états MESI.

Définition (Cohérence de cache)


Faire en sorte que tous les coeurs soient d'accord sur une séquence de valeurs prises par une ligne de cache.


On définit les états MESI.

Deux protocoles :

- Solution par annuaire (*directory*)
- Solution par *snooping*

Multi-socket





Objectif des attaques étudiées :

Attaques par canal auxiliaire sur le cache

Objectif des attaques étudiées :

Savoir à quelles adresses mémoire un programme accède

Attaques par canal auxiliaire sur le cache

Objectif des attaques étudiées :

Savoir à quelles adresses mémoire un programme accède

→ A permis des attaques récupérant des clés privées via OpenSSL

Attaques par canal auxiliaire sur le cache

Objectif des attaques étudiées :

Savoir à quelles adresses mémoire un programme accède

- > A permis des attaques récupérant des clés privées via OpenSSL
- > A permis d'implémenter des enregistreurs de frappe (*keylogger*)

Definition (clflush (d'après le manuel Intel))

CLFLUSH (flush cache line) instruction writes and invalidates the cache line associated with a specified linear address. The invalidation is for all levels of the processor's cache hierarchy, and it is broadcast throughout the cache coherency domain.

Definition (clflush (d'après le manuel Intel))


CLFLUSH (flush cache line) instruction writes and invalidates the cache line associated with a specified linear address. The invalidation is for all levels of the processor's cache hierarchy, and it is broadcast throughout the cache coherency domain.

- fonctionnement non détaillé par Intel


Definition (clflush (d'après le manuel Intel))

CLFLUSH (flush cache line) instruction writes and invalidates the cache line associated with a specified linear address. The invalidation is for all levels of the processor's cache hierarchy, and it is broadcast throughout the cache coherency domain.


- fonctionnement non détaillé par Intel
- accessible à tout utilisateur non privilégié sur les adresses mémoires auxquelles il a accès.



Observons le mécanisme proposé par Flush+Flush



L'attaquant (en *Core 0*) appelle `clflush(0xfe3a)`




L'attaquant (en *Core 0*) appelle `clflush(0xfe3a)`

Flush+Flush




La victime charge 0xfe3a




La victime ne fait rien


L'attaquant appelle `clflush(0xfe3a)`, en mesurant le temps nécessaire



L'attaquant appelle `clflush(0xfe3a)`, en mesurant le temps nécessaire



 ~175 cycles



 ~160 cycles

- On observe une faible différence de temps

- On observe une faible différence de temps
- La décision de *hit* ou *miss* demande une bonne précision

- On observe une faible différence de temps
- La décision de *hit* ou *miss* demande une bonne précision
- Le mieux est de calibrer par paire de coeurs, et pour chaque *slice*



KADEPLOY

Premiers résultats




Figure – Premiers résultats sur *paravance* (hit)

- Beaucoup de bruit

- Beaucoup de bruit
- La fréquence, fixée avec le profil **performance** de `cpufreq` ne l'est pas réellement

- Beaucoup de bruit
- La fréquence, fixée avec le profil **performance** de `cpufreq` ne l'est pas réellement
- L'architecture NUMA change fréquemment les adresses physiques des données

Résultats après rectification






Figure – Nouveaux résultats sur *paravance* (*hit*)

- Ne dépend pas du coeur de la victime
- Le temps minimal à *slice* fixée est croissant selon la distance à l'autre *socket* dans le sens horaire
- Les variations restantes indiquent le chemin suivant



- 1 Le coeur attaquant contacte la *slice* locale en suivant le chemin précédent
- 2 La *slice* locale contacte la *slice* distante en passant par le QPI. Le trajet de la *slice* locale au QPI se fait dans le sens horaire, celui du QPI à la *slice* distante dans le sens anti-horaire.
- 3 Si le *Home Agent* distant doit être contacté, cela se fait à ce moment, en faisant un tour complet de la *socket* pour revenir à la *slice* distante.
- 4 Le chemin est parcouru à l'envers pour repasser par la *slice* locale jusqu'au coeur attaquant



Modèle *miss*





Figure – Prédications pour un *miss*


- On cherche un modèle cohérent avec le modèle des *miss*, car le fonctionnement initial doit être le même ;

Modèle *hit* exclusif

- On cherche un modèle cohérent avec le modèle des *miss*, car le fonctionnement initial doit être le même ;
- Le temps d'exécution pour un *hit* dépend largement du fait d'être *inter-socket*, donc si la première *slice* contactée contient la ligne en cache, tout semble s'arrêter.



Cela suggère le modèle suivant :



Modèle *hit* exclusif






Figure – Prédictions pour un *hit* exclusif au sein de *sockets* différents

Pistes pour la suite


Merci de votre attention, questions ?




Cohérence de cache




Cohérence de cache



Cohérence de cache




Flush+Reload




Observons le mécanisme proposé par Flush+Reload

Flush+Reload



L'attaquant (en *Core 0*) appelle `clflush(0xfe3a)`

Flush+Reload




L'attaquant (en *Core 0*) appelle `clflush(0xfe3a)`

Flush+Reload



La victime charge 0xfe3a




La victime ne fait rien

L'attaquant charge à nouveau `0xfe3a`, en mesurant le temps nécessaire



🕒 ~1ns



🕒 ~10-100ns

Flush+Reload sur un système multi-socket

Avec Flush+Reload, un *reload* en *hit remote* est potentiellement très long. Est-ce que Flush+Reload fonctionnerait tout de même dans ce cas ?